

BUNDESREPUBLIK DEUTSCHLAND

[®] Pat ntschrift DE 43 33 156 C 2

(6) Int. Cl.6: H 02 H 9/02 G 05 B 9/02 H 02 H 7/20

DEUTSCHES **PATENTAMT** Aktenzeichen:

P 43 33 156.4-32

Anmeldetag:

29. 9.93 30. 3.95

Offenlegungstag: Veröffentlichungstag

der Patenterteilung:

31. 8.95

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhöben werden

(73) Patentinhaber: Siemens AG, 80333 München, DE ② Erfinder:

Bauschke, Ludwig, Dipl.-Ing., 81369 München, DE

66) Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften:

DE

32 43 467 C2

40 26 398 A1

US - IBM Technical Disclosure Bulletin, Vol.32, No.5B, October 1989, S.407;

(A) Schaltungsanordnung zum Anschließen einer elektronischen Baugruppe an eine Betriebsspannung

Beschreibung

Die Erfindung betrifft eine Schaltungsanordnung zum Anschließen einer elektronischen Baugruppe an eine Betriebsspannung mit ein m in eine die Betriebsspannung führende Zuleitung eingefügten Schalttransistor, dessen Steuerelektrode über ein Verzögerungsglied mit einer Hilfsspannung beaufschlagt ist, wodurch der Schalttransistor im Zuge einer Hochlaufphase durch eine sich stetig verändernde Steuerspannung durchsteuerbar ist. Eine derartige Schaltungsanordnung ist bereits aus "IBM-Technical Disclosure Bulletin", Vol. 32, Nr. 5b, October 1989, Seite 407, bekannt.

Eine Schaltungsanordnung dieser Art, welche auch als Hochlaufeinrichtung bezeichnet wird, wird beispielsweise benutzt, um Baugruppen in einen Baugruppenträger einer elektrischen Einrichtung einstecken und damit an eine Betriebs Spannung anschließen zu können, ohne daß bereits in Betrieb befindliche Baugruppen durch Spannungseinbrüche gestört werden. Die Schaltungsanordnung bewirkt dabei, daß durch ein gezieltes allmähliches Durchsteuern des Schalttransistor die einer gerade eingesteckten Baugruppe zugeführte Betriebsspannung stetig bis zu einem vorgegebenen Sollwert erhöht wird.

Darüber hinaus ist es aus DE 40 26 398 A1 und 25 DE 32 43 467 C2 bekannt, die über einem Schalttransistor abfallende Spannung mittels eines Komparators zu überwachen. Dabei ist bei der aus der zuletzt genannten Druckschrift bekannten Schaltungsanordnung zusätzlich vorgesehen, bei Überschreiten eines festgelegten 30 Grenzwert es durch die über dem Schalttransistor abfallende Spannung diesen Schalttransistor abzuschalten.

Es ist nun Aufgabe der vorliegenden Erfindung, einen Weg zu zeigen, wie eine Schaltungsanordnung der genannten Art ausgebildet werden kann, um gleichzeitig 35 eine Überstromsicherung realisieren zu können.

Gelöst wird diese Aufgabe durch die im Patentanspruch 1 angegebenen schaltungstechnischen Merkmale. Der Vorteil der Erfindung besteht dabei darin, daß unter Ausnutzung des Schalttransistors mit einem geringen zusätzlichen schaltungstechnischen Aufwand eine Überstromsicherung realisierbar ist, welche erst nach der Hochlaufphase des Schalttransistors, d. h. bei durchgeschaltetem Schalttransistor, wirksam wird.

Im Überstromfall wird dabei der Schalttransistor gesperrt. Dieses Sperren bewirkt wiederum, daß die nunmehr über dem Schalttransistor anliegende Betriebsspannung dem Komparator zugeführt ist und somit weiterhin ein Überstrom simuliert wird, so daß die Sicherung durch einen Selbsthalteeffekt ausgelöst bleibt, 50 auch wenn durch die über den Schalttransistor abgeschaltete Baugruppe kein Strom mehr fließt.

Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 5.

Der Vorteil der Ausgestaltung gemäß Patentanspruch 2 besteht dabei darin, daß zusätzlich zu einer Überstromsicherung das Auftreten einer Unterspannung überwacht und bei Auftreten einer solchen die Zufuhr der Betriebsspannung durch den Schalttransistor unterbunden wird. Damit wird verhindert, daß der jeweiligen Baugruppe eine unterhalb eines für den ordnungsgemäßen Betrieb festgelegten minimalen Wertes liegende Betriebsspannung zugeführt wird.

Die Ausgestaltung nach Patentanspruch 3 bringt den Vorteil eines geringen schaltungstechnischen Aufwan-65 des für die Realisierung des logischen Verknüpfungsgliedes mit sich.

Der Vorteil der Ausgestaltung gemäß Patentan-

spruch 4 besteht darin, daß die der Sicherung dienenden Schaltungselemente mit von der zu überwachenden Betriebsspannung unabhängigen Hilfsspannungen betrieben werden, so daß vermieden wird, daß diese Schaltungselemente bei Ansprechen der Sicherung, d. h. bei Sperren der Betriebsspannung, abgeschaltet werden. Ein weiterer Vorteil besteht darin, daß gleichzeitig ein Absinken der Hilfsspannungen unter einen vorgegebenen minimalen Wert üb rwacht und bei einem solchen Absinken die Sicherung aktiviert wird.

Durch die Ausgestaltung gemäß Patentanspruch 5 ist vorgesehen, daß eine einmal aktivierte Sicherung lediglich auf eine Unterbrechung wenigstens der ersten Hilfsspannung beispielsweise durch Ziehen und anschließendes erneut es Stecken der jeweiligen Baugruppe hin wieder aufhebbar ist. Damit ist sichergestellt, daß die Sicherung stets erst nach einem Hochlauf des Schalttransistors wirksam ist.

Im folgenden wird die vorliegende Erfindung anhand von Zeichnungen beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockschaltbild ausschnittweise eine Baugruppe, bei welcher die Erfindung angewandt ist.

Fig. 2 zeigt einen möglichen Aufbau eines in Fig. 1 schematisch dargestellten Komparators,

Fig. 3 zeigt einen möglichen Aufbau eines in Fig. 1 schematisch dargestellten logischen Verknüpfungsgliedes und

Fig. 4 zeigt einen möglichen Aufbau eines in Fig. 1 schematisch dargestellten Speicherelementes.

In der Zeichnung ist eine Baugruppe B ausschnittweise dargestellt, welche beispielsweise Bestandteil einer elektrischen Einrichtung, z. B. einer Datenübertragungseinrichtung, und mit weiteren Baugruppen in einen Baugruppenrahmen aufnehmbar sein möge. Dieser Baugruppe möge eine Betriebsspannung von +5V zugeführt sein. In die Zuleitung für diese Betriebsspannung ist ein Schalttransistor T beispielsweise in Form eines Feldeffekt-Transistors mit seinen Drain- und Source-Anschlüssen D und S eingefügt. Die Verwendung eines solchen Feldeffekt-Transistors bringt den Vorteil mit sich, daß an diesem im durchgeschalteten Zustand ein relativ geringer Spannungsabfall auftritt.

Die Steuerelektrode GATE dieses Schalttransistors T ist an ein Verzögerungsglied in Form eines R-C-Gliedes angeschlossen. Dieses aus einem Widerstand Rt und einem dazu in Reihe geschalteten Kondensator Ct bestehende Verzögerungsglied ist dabei zwischen eine Hilfsspannung + 12V und Masse geschaltet. Beim Einstecken der Baugruppe B in den Baugruppenrahmen und damit bei Zuführung der Betriebsspannung und der Hilfsspannung wird dabei mit Hilfe des Verzögerungsgliedes erreicht, daß durch ein gezieltes allmähliches Durchsteuern des Schalttransistors T die der gerade eingesteckten Baugruppe B zugeführte Betriebsspannung stetig bis zu einem vorgegebenen Sollwert, hier +5V, erhöht wird. Damit werden Spannungseinbrüche an bereits in Betrieb befindlichen Baugruppen vermieden. Die Zeitspanne bis zum vollständigen Durchsteuern des Schalttransistors und damit bis zum Erreichen eines dafür erforderlichen Spannungs-Schwellwertes an dessen Steuerelektrode GATE im folgenden als Hochlaufphase des Schalttransistors bezeichnet.

Darüber hinaus ist für die Realisierung einer elektronischen Üb rstromsicherung ein Komparator K vorgesehen, welchem die über dem Schalttransistor T abfallend Spannung eingangsseitig zugeführt ist und an dessen Ausgang bei Auftreten einer oberhalb eines festgelegten Grenzwertes liegenden Spannung ein festgelegter logischer Pegel, beispielsweise der logische Pegel "1", anliegt. Dieser logische Pegel tritt dabei auf, wenn der Schalttransistor T gesperrt ist, der Schalttransistor sich in der Hochlaufphase befindet oder ein Überstrom durch diesen Schalttransistor fließt. Anderenfalls, d. h. im Normalbetrieb, tritt am Ausgang des Komparators der logische Pegel "0" auf.

An die Steuerelektrode des Schalttransistors T ist ein Speicherelement KST beispielsweise in Form einer 10 Kippstufe angeschlossen, durch welche in der Hochlaufphase des Schalttransistors ein festgelegter erster logischer Pegel, beispielsweise der logische Pegel "0", nach der Hochlaufphase des Schalttransistors dagegen ein davon abweichender zweiter logischer Pegel, bei dem 15 angenommenen Beispiel der logische Pegel "1", bereitgestellt ist. Der Wechsel von dem ersten logischen Pegel ("0") zu dem zweiten logischen Pegel ("1") erfolgt mit dem erstmaligen Auftreten des genannten Spannungs-Schwellwertes an der Steuerelektrode GATE des 20 Schalttransistors T nach dem Einstecken der Baugruppe in den Baugruppenrahmen. Durch den zweiten logischen Pegel ist dabei gleichzeitig der Überwachungsbetrieb für die elektronische Sicherung angezeigt.

Der Komparator K und das Speicherelement KST 25 sind jeweils mit ihrem Ausgang an einen gesonderten Eingang eines UND-Gliedes G mit einem invertierenden, mit der Steuerelektrode des Schalttransistors T verbundenen Ausgang angeschlossen. Wird dem UND-Glied an beiden Eingängen ein logischer Pegel "1" zuge- 30 führt, d. h. bei Auftreten eines Überstromes im Überwachungsbetrieb der elektronischen Sicherung, so tritt am Ausgang dieses UND-Gliedes der logische Pegel "0" auf. Durch diesen wird die Steuerelektrode des Schalttransistors T so gesteuert, daß dieser Schalttransistor in sei- 35 nen Sperrzustand übergeht, d. h. daß die Zuführung der Betriebsspannung für die in der Zeichnung dargestellte Baugruppe B unterbrochen wird. Dieses Sperren bewirkt, daß über den Schalttransistor die volle Betriebsspannung abfällt, durch welche für den Komparator K 40 weiterhin ein Überstrom simuliert wird. Es tritt also für die elektronische Sicherung ein Selbsthalteeffekt ein, so daß diese ausgelöst bleibt, auch wenn die Spannungszufuhr für die Baugruppe durch den gesperrten Schalttransistor unterbrochen ist.

Bei dem vorliegenden Ausführungsbeispiel sind der Komparator K, das Speicherelement KST sowie das logische Verknüpfungsglied G mit Hilfsspannungen +12V und -12V betrieben, so daß diese Schaltungselemente unabhängig von der überwachten Betriebsspannung +5V realisiert sind. Damit wird vermieden, daß sich die elektronische Sicherung selbst abschaltet oder daß diese ungesichert mit der Betriebsspannung betrie-

Im folgenden wird auf den bei dem vorliegenden Aus- 55 führungsbeispiel gewählten Aufbau der zu der elektronischen Sicherung gehörenden Schaltungselemente näher eingegangen. Dabei werden jedoch diese Schaltungselemente lediglich in einem für das Verständnis der vorliegenden Erfindung erforderlichen Umfang be- 60 schrieben.

Ein möglicher Aufbau des Komparators K ist in Fig. 2 dargestellt. Danach weist dieser einen operationsverstärker OP1 auf, der mit den Hilfsspannungen +12V und -12V betrieben ist. Ein mit "+" bezeichneter Ein- 65 gang dieses Operationsverstärkers ist über einen Widerstand R1 an einen Spannungsteiler R2, R3 angeschlossen, der zwischen den Drain-Anschluß D des

Schalttransistors T und Massepotential geschaltet ist. Ein mit "-" bezeichneter Eingang des Operationsverstärkers OP1 ist dagegen über einen Widerstand R4 mit dem Source-Anschluß des Schalttransistors T verbunden. Zwischen dem "+"-Eingang und dem "-"-Eingang ist darüber hinaus ein Kondensator C1 geschaltet, über welchen die Ansprechverzögerung des Komparat rs und damit der elektronischen Sicherung beeinflußbar

Außerdem ist mit dem "+"-Eingang des Operationsverstärkers OP1 über eine Diode D1 ein weiterer, aus einem Widerstand R5 und einer Zenerdiode Z bestehender Spannungsteiler verbunden, der zwischen der Hilfsspannung +12V und Massepotential geschaltet ist. Durch diesen Spannungsteiler wird erreicht, daß bei einer Betriebsspannung, die unterhalb eines festgelegten Grenzwertes liegt, die dem Komparator K zugeführte Meßspannung künstlich erhöht wird. Dadurch liefert dieser an seinem Ausgang den logischen Pegel "1", welcher wiederum im Überwachungsbetrieb ein Sperren des Schalttransistors T und damit ein Ansprechen der elektronischen Sicherung bewirkt.

In Fig 3 ist ein möglicher Aufbau des logischen Verknüpfungsgliedes G dargestellt. Danach sind dessen Eingänge durch die Kathoden zweier Dioden D2 und D3 gebildet, die anodenseitig gemeinsam über einen Widerstand R6 an die Hilfsspannung + 12V angeschlossen sind. Über eine bezüglich der Hilfsspannung +12V in Durchlaßrichtung betriebene Diode D4 und einen aus Widerständen R7 und R8 bestehenden Spannungsteiler ist ein Transistor TR über den zugehörigen Basisan-

schluß angesteuert.

Dieser Transistor ist einerseits emitterseitig an Massepotential und andererseits mit seinem Kollektoranschluß an die Steuerelektrode GATE des Schalttransistors T angeschlossen. Darüber hinaus ist mit der Kathode der Diode D4 über eine Diode D5 ein weiterer, aus Widerständen R9 und R10 gebildet er Spannungsteiler verbunden. Dieser Spannungsteiler ist so dimensioniert, daß bei einem Anstieg der Hilfsspannung -12V auf einen festgelegten Wert der Transistor TR durchgesteuert und somit der Schalttransistor T gesperrt wird. Dies wiederum bewirkt, daß die elektronische Sicherung bei einem Ausfall der Hilfsspannung - 12V aktiviert wird.

In Fig. 4 ist ein möglicher Aufbau des Speicherelementes KST dargestellt. Dieses Speicherelement weist einen Operationsverstärker OP2 auf, welcher mit einem "+"-Eingang über einen Widerstand R11 an die Hilfsspannung +12V angeschlossen ist. Ein "-"-Eingang dieses Operationsverstärkers ist über einen Widerstand R12 mit einem aus Widerständen R13 und R14 gebildeten Spannungsteiler verbunden, welcher zwischen die Hilfsspannung + 12V und Massepotential geschaltet ist. Ein aus einem Widerstand R15 und einer dazu in Reihe geschalteten, anodenseitig mit diesem verbundenen Diode D6 bestehender Rückkoppelzweig ist an den genannten "+"-Eingang geführt. An letzteren ist zusätzlich einerseits ein einseitig an Massepotential gelegter Kondensator C2 und andererseits eine mit der Steuerelektrode GATE des Schalttransistors T verbundene Diode D7 angeschlossen.

Die über die Diode D7 gelieferte Spannung wird durch den Operationsverstärker OP2 mit der an dem Spannungsteiler R13 und R14 anliegenden Spannung verglichen. Dieser Spannungsteiler ist dabei so dimensioniert, daß das Speicherelement KST bei Auftreten des oben genannten Spannungs-Schwellwertes an der Steuerelektrode GATE des Schalttransistors T in einen den Überwachungsbetrieb für die elektronische Sicherung anzeigenden Speicherzustand überführt wird. Die Diode D7 verhindert dabei Rückwirkungen des Speicherzustandes auf die Steuerelektrode GATE. In diesem Speicherzustand, welcher lediglich durch Abschalten der Hilfsspannungen +12V und -12V bzw. durch Ziehen der in Fig. 1 dargestellten Baugruppe rücksetzbar ist, liegt, wie bereits oben rwähnt, am Ausgang des Speicherelementes, d. h. am Ausgang des Operationsverstärkers OP2, der logische Pegel "1" an. Dabei erfolgt ein solches Rücksetzen, indem der Kondensator C2 über den Widerstand R11 unter den durch den Spannungsteiler R13 und R14 festgelegten Schwellwert entladen wird

Abschließend sei noch darauf hingewiesen, daß vorstehend lediglich als Beispiel ein möglicher Aufbau für die zu der elektronischen Sicherung gehörenden Schaltungselemente beschrieben wurde. Die von diesen zu erfüllenden Funktionen können jedoch auch mit einem anderweitigen schaltungstechnische Aufbau realisiert werden

Patentansprüche

1. Schaltungsanordnung zum Anschließen einer elektronischen Baugruppe an eine Betriebsspannung (+5V) mit einem in eine die Betriebsspannung führende Zuleitung (VCC) eingefügten Schalttransistor (T), dessen Steuerelektrode über 30 ein Verzögerungsglied (Rt, Ct) mit einer ersten Hilfsspannung (+12V) beaufschlagt ist, wodurch der Schalttransistor im Zuge einer Hochlaufphase durch eine sich stetig verändernde Steuerspannung durchsteuerbar ist, dadurch gekennzeichnet, daß die über dem Schalttransistor (T) abfallende Spannung einem Komparator (K) zugeführt ist, an dessen Ausgang bei Auftreten einer oberhalb eines festgelegten Grenzwert es liegenden Spannung ein festgelegter logischer Pegel auftritt, daß mit der 40 Steuerelektrode (GATE) des Schalttransistors (T) ein Setzeingang eines Speicherelementes (KST) verbunden ist, welches nach Maßgabe der an dieser Steuerelektrode auftretenden Spannung einen die Hochlaufphase des Schalttransistors anzeigenden 45 ersten Speicherzustand bzw. einen zweiten Speicherzustand nach der Hochlaufphase des Schalttransistors annimmt,

daß der Komparator und das Speicherelement ausgangsseitig jeweils mit einem gesonderten Eingang 50 eines logischen Verknüpfungsgliedes (G) verbunden sind, welches lediglich bei Vorliegen des zweiten Speicherzustandes des Speicherelement es in den Durchschaltezustand gesteuert ist,

und daß im Durchschaltezustand des Verknüpfungselementes bei bei Auftreten des festgelegten
logischen Pegels am Ausgang des Komparators der
Steuerelektrode des Schalttransistors eine solche
Spannung durch das Verknüpfungsglied zugeführt
ist, daß der Schalttransistor in seinen Sperrzustand
überführt ist.

 Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß von der ersten Hilfsspannung (+12V) eine Steuerspannung abgeleitet ist, welche dem Komparator (K) derart zugführt ist, daß bei einem Abfall der Betriebsspannung unter einen festgelegten Grenzwert am Ausgang des Komparators der festgelegte logische Pegel auftritt. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,

daß als Betriebsspannung eine positive Spannung (+5V) zugeführt ist.

daß als Schalttransistor (T) ein Feldeffekt-Transistor vom n-Kanaltyp benutzt ist,

daß das logische Verknüpfungsglied (G) als Endstufe einen Transistor mit einem offenen Kollektor aufweist,

daß der offene Kollektor mit der Steuerelektrode des Schalttransistors (T) verbunden ist

und daß im Durchschaltezustand des Verknüpfungselementes bei Auftreten des festgelegten logischen Pegels am Ausgang des Komparators (K) der Transistor des Verknüpfungsgliedes derart über eine zugehörige Steuerelektrode angesteuert ist, daß der Steuerelektrode des Schalttransistors über den offenen Kollektor Massepotential zugeführt ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,

daß dem Komparator (K) sowie dem Speicherelement (KST) als Betriebsspannungen die erste sowie eine zweite, von der Betriebsspannung abweichende Hilfsspannung (+12V, -12V) zugeführt sind und daß zwischen die Hilfsspannungen ein Spannungsteiler (R13, R14) geschaltet ist, welcher derart dimensioniert und mit der Steuerelektrode des Transistors der logischen Verkulpfungsgliedes (G) verbunden ist, daß bei Ausfall der zweiten Hilfsspannung unabhängig von den dem logischen Verkulpfungsglied zugeführten Eingangssignalen der Schalttransistor (T) über seine Steuerelektrode (GATE) in den Sperrzustand gesteuert ist.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,

daß das Speicherelement (KST) als Kippstufe ausgebildet ist, welche über einen zugehörigen Setzeingang in den zweiten Speicherzustand steuerbarist


und daß das Speicherelement lediglich auf ein Unterbrechen zumindest der ersten Hilfsspannung in den ersten Speicherzustand rücksetzbar ist.


Hierzu 2 Seite(n) Zeichnungen

Nummer: Int. Cl.⁶: DE 43 33 156 C2 H 02 H 9/02

Veröffentlichungstag: 31. August 1995

FIG 1







Nummer: Int. Cl.6:

DE 43 33 156 C2 H 02 H 9/02

Veröffentlichungstag: 31. August 1995





2/5/1

DIALOG(R) File 351: DERWENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

Image available 010230814

WPI Acc No: 95-132071/199518

XRPX Acc No: N95-103897

Connection of electronic module to supply - using switching device coupled into circuit with comparator and memory to ensure protection against overload

Patent Assignee: SIEMENS AG (SIEI)

Inventor: BAUSCHKE L ..

Number of Countries: 001 Number of Patents: 002

Patent Family:

Main IPC Week Applicat No Kind Date Patent No Kind Date DE 4333156 A1 19950330 DE 4333156 A 19930929 H02H-009/02 199518 B А 19930929 Н02H-009/02 199539 DE 4333156 C2 19950831 DE 4333156

Priority Applications (No Type Date): DE 4333156 A 19930929

Patent Details:

Application Patent Kind Lan Pg Filing Notes Patent

6 DE 4333156 A1

6 DE 4333156 C2

Abstract (Basic): DE 4333156 A

An electronic module (B) e.g. data processing unit, is to be coupled to a supply voltage of +5V and for this purpose has a switching transistor (T), e.g. FET. The control gate (GATE) is coupled via an RC delay stage to an auxiliary supply (+12V) that avoids an interruption if a voltage break occurs. A comparator (K) is used to provide protection against overload. This operates together with a memory element (KST) having outputs logically combined (G) to control the gating stage.

USE/ADVANTAGE - For data transmission device. Provides supply voltage protection and protects against overload.

Dwg.1/4

Title Terms: CONNECT; ELECTRONIC; MODULE; SUPPLY; SWITCH; DEVICE; COUPLE; CIRCUIT; COMPARATOR; MEMORY; ENSURE; PROTECT; OVERLOAD

Derwent Class: T01; T06; U24

International Patent Class (Main): H02H-009/02

International Patent Class (Additional): G05B-009/02; H02H-007/20

File Segment: EPI

THIS PAGE BLANK (USPTU),